2011

Vor fi elaborate noi metode, modele, tehnici şi algoritmi de simulare animată a aplicaţiilor reconfigurabile de calcul. Se vor elabora noi algoritmi şi realiza interfeţe grafice utilizator pentru crearea, redactarea şi animarea funcţionării modelelor de reţele Petri reconfigurabile. Se vor dezvolta tehnici şi algoritmi de implementare hardware a aplicaţiilor reconfigurabile de calcul.

2012

Vor fi dezvoltate reţele Petri generalizate stocastice reconfigurabile cu automodificare pentru descrierea logicii interacţiunii proceselor concurente. Va fi dezvoltat un produs software instrumental de simulare animată a acestei clase de reţele. Vor fi testate şi validate elemente de reţele Petri hardware cu automodificare în arhitecturi FPGA.

2013

Vor fi elaborate modele matematice, algoritmi, tehnici, şi tehnologii de programare pentru implementarea instrumentului software de sinteză şi simulare animală a elementelor funcţionale ale proceselor specializate cu prelucrare concurentă a datelor şi arhitectură reconfi gurabilă. Va fi obţinut un nou instrument software pentru sinteza, simularea animată şi verifi carea elementelor funcţionale ale proceselor specializate cu prelucrare concurentă a datelor şi arhitectură reconfi gurabilă. Vor fi optimizate elementele cu structură optimală ale reţelelor Petri Hardware cu prelucrare concurentă a datelor pentru sinteza elementelor funcţionale ale proceselor specializate, elementele funcţionale în baza reţelelor Petri Hardware ale roceselor specializate, prezente în limbajul HDL pentru a fi implementate în circuite FPGA.

2014

Vor fi dezvoltate metode şi tehnici de modelare şi simulare vizuală a structurilor şi arhitecturilor reconfigurabile în timp real ale procesoarelor specializate pentru prelucrarea concurentă a datelor. Vor fi dezvoltate modele de reţele Petri Hardware pentru implementarea în circuite FPGA a elementelor funcţionale ale arhitecturii reconfigurabile în timp real a unui procesor specializat. Va fi elaborată structură optimală a modelului de reţele Petri Hardware pentru maparea directă în circuite FPGA a arhitecturii reconfigurabile în timp real a unui procesor specializat. Va fi elaborat un prototip experimental al unui procesor specializat cu arhitectură reconfigurabilă, implementat în baza reţelelor Petri Hardware şi prezentat în limbajul HDL pentru maparea directă în circuite FPGA.